組み込み・制御エンジニア/Verilog 研究センター 土日祝休
株式会社スタッフサービス エンジニアガイド
佐賀市 / 鍋島駅 車5分
時給2,000円 / 交通費支給
派遣社員
長期 / 残業なし

- 研修あり
- スキルアップ
- 社会保険完備
- 高収入
- 土日休み
- 駅チカ
- 上場企業
- 職場内禁煙
- 雇用保険完備
- 厚生年金加入
- ブランクOK
- 急募
- 語学を活かせる
勤務時間【時間】09:00 ~ 18:00(休憩60分)
仕事内容★残業ゼロ★佐賀市でVerilogを使ったLSI設計/688560 仕事内容: 【デジタル設計】 Verilog言語を使用して、LSI設計を行っていただきます。 【担当製品】集積回路 給与: 時給 2,000円~ 交通費別途支給 【月収例】32万円=時給2000円×160時間(残業代別途) 職種: 【その他】情報系(制御系) 使用するツール: Verilog 契約期間: 長期 派遣先: 研究センター \こんな方にもオススメ/ ハードウェアとソフトウェアのインターフェースに関する理解がある方 自主的に学び、最新の技術を取り入れる意欲のある方 工学部専攻の方 \こんな経験も活かせま