株式会社論理回路の求人・仕事・採用

仕事内容【応募資格】 [必須] 【いずれか必須】 ・Verilog又はVHDL言語を使用した論理回路設計 ・Xilinx、Intel、LatticeいずれかのFPGA又はＣPLD開発経験 【尚可】 ・高速通信、画像処理などの設計経験 ・SoCFPGA開発経験 ・電子回路設計 ・オシロスコープ等測定器の使用経験 ・ソフトウェア設計経験 [歓迎] ※活かせる経験については上記「応募資格」欄に併記しております 【フィットする人物像】 ・自ら能動的に行動できる人 ・コミュニケーションが円滑に出来る方 ・向上心のある方 【職種名】 論理回路設計（FPGA設計） ※年間休日120日以上 【仕事内容】 超上流から

仕事内容半導体論理回路設計 【移住支援金対象求人】半導体論理回路設計 【移住支援金対象求人】 ルネサスエレクトロニクス株式会社殿にてマイコンやSOCの設計経験を持つ技術者が在籍しています。LSIの開発はチームプレーとなりますので技術者間の意思の疎通が重要になります。コロナ対策でリモートワークとなっていますが上手くコミュニケーションとることを心掛けています。 【仕事内容】 半導体の論理回路設計を担当していただける即戦力を求めています。 【給与】 月給300,000円～400,000円 ＜通勤手当について＞ 公共交通機関を利用する定期相当額を支給 ＜その他手当について＞ 就業規則に規定 【勤

仕事内容LSI論理回路設計 ■業務内容： 高度な半導体デバイス開発に強みを持つ企業で、LSIの論理回路設計・検証（RTL～フロントエンド工程） を担当いただくポジションです。検証ツールを用いたシミュレーションやFPGA／ASICを使った一連の設計も行うため、ロジック設計の専門性を深く伸ばしたい方に最適です。 ・半導体デバイス向けLSIのRTL設計・検証 ・フロントエンド工程全般（設計／検証の一連フロー） ・検証ツールを使用したシミュレーション業務（UVMなど） ・FPGA／ASICを用いた設計・機能確認 ・仕様書の作成・改版・レビュー ・設計内容に基づくデバッグ、問題解決の推進 ■特徴・魅力： ・

仕事内容【業務内容】 AMD製FPGAを中心としたプロジェクト管理。 仕様検討及び論理回路設計検証業務までのプロジェクト管理及び進捗のサポート。 AMD製FPGAを用いた開発にて、仕様検討分析から、基本設計、詳細設計、検証、実機評価の一連を行う業務に参画。 ツール：Vivado、言語：Verilog 【豊富な研修制度】 ・年間10億円の教育研修費用を投下しています。 ・自社研修以外にもUdemyやAidemyなどの外部e-Learningのコンテンツも会社負担で利用可能です。 ・技術研修事業を手がけるグループ会社が運営する、全国53校の外部スクールも活用可能です。 ・技術研修数：1,092研修 ・ヒ

仕事内容技術系設計検証サービス（LSI/FPGA論理回路設計） 【移住支援金対象求人】技術系設計検証サービス（LSI/FPGA論理回路設計） 【移住支援金対象求人】 ・エンジニアの喜びは自ら開発したものが “データ” ではなく目の当たりにできる “モノ” となって世の中で評価されることです。 エンジニアの喜びとワクワクを実現し、成長を実感できる組織を目指しています。 ・LSI／FPGAの技術サービス（請負、受託）を主とし、開発チーム一丸となり、開発業務を進めています。 また、働きやすい環境作りの一環でリモートワークも行なってます。 【仕事内容】 ■LSI／FPGA設計検証 RTL設計～SIM検

仕事内容【業務内容】 半導体のデジタル論理回路設計を担当して頂きます。 設計仕様書の作成、ＲＴＬ設計／検証、論理合成／ＳＤＣを 行います。 上記記のご経験をお持ちの方を募集しています。 是非、ご応募お待ちしております。 【変更範囲：変更なし】

勤務時間【就業時間】（1）09：00～18：00（実働時間08時間） 【休憩時間】12：00～13：00 【残業】月20～30時間程度

仕事内容【職種】 設計（電気・電子・機械） 【仕事内容】 LSI/FPGA論理回路の設計/検証 【工程】 ・要求仕様に基づく回路検討、詳細設計～RTL作成 ・検証仕様の作成、検証環境の作成、検証実施 ・FPGAインプリメンテーション、実機評価 【詳細】 ・詳細設計仕様書から検証項目を抽出し、検証項目書の作成 ・検証環境の構築（新規または流用環境からの整備） ・検証の実施、カバレッジ情報の収集/検証報告書の作成 【製品】 半導体、電子部品 【出社予定日数】 月12～16日 【企業情報】 回路設計、ファームウェアなどデバイス領域、OSやドライバーのミドルウェア領域、アプリケーション開発などを行

仕事内容株式会社Ｄ‐ｄｅｓｉｇｎ 【大阪/京都/兵庫】半導体の論理回路設計※マネジメントなし/残業10h程度/年休124日 【仕事内容】 【大阪/京都/兵庫】半導体の論理回路設計※マネジメントなし/残業10h程度/年休124日 【具体的な仕事内容】 【検証経験からチャレンジOK/安定的に腰を据えて働きたい方必見！/派遣先はお住まいを考慮/管理側への移動ナシ＊開発に集中できる環境です/残業10時間程度/年間休日124日で働き方も安定】 ■職務内容 ・半導体の論理回路設計・検証業務を担当して頂きます。 (業務範囲) ・論理設計・検証、lintチェック、仮合成 <ツール> Verilog-HDL、VC

仕事内容【期待する役割】 論理回路設計(ASIC、FPGAなど)および自己診断プログラムや校正プログラムの開発に携わっていただきます。 【職務内容】 ・ASIC/FPGAのデジタル回路設計（Verilog-HDL, SystemVerilog） ・診断プログラム開発、およびハードウェア評価 【配属先】 テクノロジー開発本部 【当ポジションについて/魅力】 ・仕様決定、設計、検証、評価と製品開発の初期からリリースまでの一連の業務に携わることができ、とてもやりがいがあり、達成感を得られます。 ・グループで活発に話し合いながら業務を進めるため、和気あいあいとしており、学びの機会も得られ成長しやすい環境です。

仕事内容こんなお悩みありませんか？ 今の職場でスキルアップが伸び悩み、 将来のキャリアに漠然とした不安を 抱えていませんか。 「専門性を高めてもっと自分らしく 働きたいけれど、今の環境では難しい……」 そんな焦りのようなモヤモヤを、 抱え込んでしまうことはありませんか。 お忙しい中で毎日頑張っているからこそ、 自分のキャリアについて深く悩んでしまう そのお気持ち、痛いほどよくわかります。 今の環境を変えたいと願いながらも、 一歩を踏み出す勇気が出ないというお声も たくさん聞いてまいりました。 でも、その悩みがあるということは、 あなたがもっと成長できる可能性を 秘めている証拠なのですよ。 そ

仕事内容【応募資格】 [必須] ■必須条件： ・半導体設計開発に携わっていた方（検証経験必須） 【職種名】 【神奈川】半導体の論理回路設計※マネジメントなし/残業10h程度/年休124日 【仕事内容】 【検証経験からチャレンジOK/安定的に腰を据えて働きたい方必見！/派遣先はお住まいを考慮/管理側への移動ナシ＊開発に集中できる環境です/残業10時間程度/年間休日124日で働き方も安定】 ■職務内容 ・半導体の論理回路設計・検証業務を担当して頂きます。 (業務範囲) ・論理設計・検証、lintチェック、仮合成 ＜ツール＞ Verilog-HDL、VCS、Verdi等 アサイン先：大

仕事内容【応募資格】 [必須] ■必須条件： ・半導体設計開発に携わっていた方（検証経験必須） 【職種名】 【兵庫】半導体の論理回路設計※マネジメントなし/残業10h程度/年休124日 【仕事内容】 【検証経験からチャレンジOK/安定的に腰を据えて働きたい方必見！/派遣先はお住まいを考慮/管理側への移動ナシ＊開発に集中できる環境です/残業10時間程度/年間休日124日で働き方も安定】 ■職務内容 ・半導体の論理回路設計・検証業務を担当して頂きます。 (業務範囲) ・論理設計・検証、lintチェック、仮合成 ＜ツール＞ Verilog-HDL、VCS、Verdi等 ※高速I/F、画像処

仕事内容【業務内容】 論理回路設計・検証をお任せします。 【グラビティの特徴】 ・転居を伴う転勤数0件 会社の方から無理やり案件が決まったから転居をお願いすることは原則ありません、事前に確認させていただきキャリアを望む形であればお願いすることになります。 ※親御様の介護等でUターンなどで戻られる場合も、Uターン先で案件がないか営業に動かせるような取り込みを行っているエンジニアファーストな会社です。 ・全社平均残業時間11.8時間／月 →繁忙期は30Hの残業もある可能性もありますが、年間通しての平均は月11.8時間です。基本的には定時付近で帰宅でき、ワークライフバランスも整いやすいです。 ・賞与支

仕事内容【応募資格】 [必須] ・論理回路設計の経験をお持ちの方（ASIC、FPGAなど） ・Verilog-HDLやSystemVerilogなどのHDLによる設計経験をお持ちの方 [歓迎] ・メンバーと協力してチームでの開発に貢献できる方 ・C言語やCなどでのソフトウェア開発の経験をお持ちの方 ・英語コミュニケーションに苦手意識のない方 【フィットする人物像】 応募資格をご覧下さい 【職種名】 論理回路設計・プログラム開発/半導体製造装置【群馬】（年収600万円～1100万円） 【仕事内容】 ★東証プライム上場/半導体試験装置市場シェア第1位！/時価総額5.4兆円越超/営業利益率44.4％/世界の

仕事内容株式会社エイシックデザイン 【大阪】半導体論理回路設計 ※上流工程に携われる 【仕事内容】 【大阪】半導体論理回路設計 ※上流工程に携われる 【具体的な仕事内容】 ■募集背景／勤務地補足： 大阪営業所開設に伴う増員募集です。 当面はリモート勤務や取引先での共同作業中心ですが、今後は大阪営業所開設も想定しており出社及び顧客先に訪問できるエンジニアを採用したいと思います。 ■職務概要：半導体の論理設計（デジタル）、仕様検討から論理回路設計・検証、設計・検証の過程でデザインレビューを実施いたします。 ■職務詳細 ・仕様検討：直接クライアント先に訪問または、リモートでのネットミーティングを実

仕事内容【Uターン歓迎】 カスタムLSIの論理設計・フロントエンド設計業務に従事頂きます。 経験レベルに応じセミカスタムからの対応も可能です。 主に論理設計・論理合成を担当頂きます。 シミュレーション業務の経験があれば優遇致します ・ 各種EDAツール：Verilog-HDL VHDL Spyglass ModelSim等の使用経験がある方歓迎 並行してバックエンド、レイアウト設計の経験者も募集しております。 ご興味がある方お気軽にご応募ください。

仕事内容ＣＫＤ日機電装株式会社 【千葉／第二新卒◎】電気回路設計（デジタル・論理回路設計）教育体制◎未経験歓迎＊残業10～20H 【仕事内容】 【千葉／第二新卒◎】電気回路設計（デジタル・論理回路設計）教育体制◎未経験歓迎＊残業10～20H 【具体的な仕事内容】 【理系バックグラウンド活かし回路設計者を目指したい方歓迎／東証プライム上場のCKDのグループ会社／産業機械などに使用されるDDモータ業界ナンバー1】 ■職務内容 産業用サーボモータを制御する、サーボアンプの製品設計を担当します。 将来的には担当顧客を持つことが期待されます。 具体的には… ・プリント基板電子回路設計（デジタル／アナロ

仕事内容☆書類選考なし ☆リモートあり ☆福利厚生充実 ■職務内容 ・半導体の論理回路設計・検証業務を担当して頂きます。 (業務範囲) ・論理設計・検証、lintチェック、仮合成 <ツール> Verilog-HDL、VCS、Verdi等 ※高速I/F、画像処理系のご経験ある方 ASICやSoC開発のご経験がある方歓迎 半導体メーカー様構内での常駐業務を予定しており、在宅勤務も実施しております。(お客様指示による) プロジェクトは5～10名、もしくは10～20名程度の規模が多いです。 これまでのご経験やご希望されるの業務内容を考慮して 弊社参画プロジェクトの何れかにて、担当業務を決めさせて頂きます

勤務時間実働8時間 ※平均残業時間「月10時間」（直近実績）

仕事内容【LSI論理回路 設計検証】【作業工程】：・要求仕様に基づく回路検討、詳細設計～RTL作成・検証仕様の作成、検証環境の作成、検証実施【業務概要】：・詳細設計仕様書、RTL設計・詳細設計仕様書から検証項目を抽出し検証項目書の作成・検証の実施、カバレッジ情報の収集・検証報告書の作成※週に3日程在宅勤務可 担当製品: ASIC・FPGA 職種: [ 電気・電子系 ] 基本設計 ツール: VHDL Verilog 必要スキル: 【特別なスキルは不要です！】【活かせる経験】Verilog/VHDLによる設計・検証経験が活かせます☆彡 ＼こんな方にもオススメ／ CADオペレーター・機械オペレータ

仕事内容株式会社Ｄ‐ｄｅｓｉｇｎ 【東京/神奈川/埼玉】半導体の論理回路設計※マネジメントなし/残業10h程度/年休124日 【仕事内容】 【東京/神奈川/埼玉】半導体の論理回路設計※マネジメントなし/残業10h程度/年休124日 【具体的な仕事内容】 【検証経験からチャレンジOK/安定的に腰を据えて働きたい方必見！/派遣先はお住まいを考慮/管理側への移動ナシ＊開発に集中できる環境です/残業10時間程度/年間休日124日で働き方も安定】 ■職務内容 ・半導体の論理回路設計・検証業務を担当して頂きます。 (業務範囲) ・論理設計・検証、lintチェック、仮合成 <ツール> Verilog-HDL、