株式会社IUSの求人・仕事・採用

勤務時間【就業時間】（1）09：30～18：00（実働時間07時間45分） 【休憩時間】11：30～12：15 【残業】月25～35時間程度（残業補足：繁忙時期：設計プロジェクト検証フェーズ）

仕事内容【職種】 設計（電気・電子・機械） 【仕事内容】 CISデジタル回路設計でのLogicBE、クロックブロックをお任せします。 【詳細】 ・電力解析 ・チェックツール実行（構文チェック、非同期検証） ・論理合成 ・SDC（物理インプリ制約）作成タイミング解析 ・インプリとの窓口 ・グラフ作成、表作成 ・プレゼン資料作成 【環境】 Design Compiler、Formality、PrimeTime、IUS、Spyglass Checker、SpyGlass CDC、JasperGold、Verdi、Excel、Word、PowerPoint 【英語】 全体業務の3%程度：定型文、一般文

仕事内容有限会社フォセコ・ジャパン・リミテッド <年齢不問>【神戸市】営業部長/戦略立案～営業推進◆鋳造副資材ブランド◆フォセコグループ 【仕事内容】 <年齢不問>【神戸市】営業部長/戦略立案～営業推進◆鋳造副資材ブランド◆フォセコグループ 【具体的な仕事内容】 ■採用背景： Vesviusグループの一員になって以来、在英本社及び各国の拠点との連携が益々要求されてきており、国内営業経験だけでなく、これまで以上に多国間での業務知識、経験を活かしていただき、会社としても環境構築するために募集に至りました。 ■Mission： 日本国内だけでなく、グローバルでも鋳鉄、鋳鋼の分野では知らない人はいない

仕事内容車通勤可能！ そう思って、次の一歩を踏み出したあなたを応援します。 早期退職にうしろめたさを感じる必要はありません！勇気をだして、次への一歩を踏み出そう！ 【品質管理・実験エンジニア】家電・スマートフォン・自動車などの実験、評価、テスト業務 【CIS向けデジタル回路設計業務】 ・LogicBEおよびクロックブロックの設計 ・電力解析、各種検証（構文チェック・非同期検証）の実施 ・論理合成、SDC（タイミング制約）の作成およびタイミング解析 ・物理実装（インプリメント）部門との調整・窓口対応 【業務で使用するツール】Verilog HDL、Design Compiler（synopsys）

仕事内容日総工産株式会社 【神奈川県厚木市】イメージセンサー論理設計◆福利厚生充実◆大手企業と取引多数◆3776 【仕事内容】 【神奈川県厚木市】イメージセンサー論理設計◆福利厚生充実◆大手企業と取引多数◆3776 【具体的な仕事内容】 ～大手企業と取引多数／1971年創業の安定性◎～ ■業務内容 CMOSイメージセンサーにおけるLogicBEおよびクロックブロックのデジタル回路設計を担当していただきます。 RTL設計後の電力解析、構文チェックや非同期検証などのチェックツール実行、論理合成、物理インプリ制約作成、タイミング解析までを一連のフローとして行い、設計データをインプリ部門へ受け渡す際の

仕事内容【応募資格】 [必須] 【必須】 ・物理インプリ実装ツール（Design Compiler、Formality、PrimeTime）に関する知見をお持ちの方 ・クロック・リセット制御回路およびDFT設計に関する知見をお持ちの方 ・半導体のデジタル回路設計スキルをお持ちの方 ・Verilog-HDLによる設計・検証スキルをお持ちの方 【尚可】 ・CMOSイメージセンサーに関する基礎知識をお持ちの方 [歓迎] ※活かせる経験については上記「応募資格」欄に併記しております 【フィットする人物像】 ・他チームと連携しながら設計・商品化を主体的に遂行できる方 ・他チームメンバーと柔軟にコミュニケーシ

仕事内容電気施工管理見習い 土日休み×未経験OK！♪年間休日107日♪安心して長く働けます [お仕事内容] 未経験から施工管理へ育成 知識ゼロでもOK！先輩が付き添いしっかりサポート。 ◎土日休み ◎資格取得支援あり →安心して長く働ける環境です ▼育成体制 ・入社後は先輩とマンツーマンOJT ・2〜3年で基礎習得 ・5年で施工管理として独り立ち 「急に任せる」はありません。 着実にスキルを身につけられます。 [職場情報] 募集情報 [給与] 月給250，913〜280，145円 ※1か月当たりの固定残業代を含む (30時間 44，913円〜50，145円) ※超過分は別途給与形態と同じ単

仕事内容【職種】電気・電子＞回路・実装設計 【業種】サービス＞人材紹介・人材派遣 ※会員属性などに応じ、当該求人をビズリーチ上で閲覧された際に内容が異なる場合があります 【 このお仕事の魅力 】 ・世界シェアトップクラスのCMOSイメージセンサー開発に直結 ・LogicBE/クロックブロックという回路コア領域を担当 ・Design Compiler等最先端EDAツールを実務で使用 ・インプリ工程との窓口として上流~下流を横断 ・DFT設計知見を実案件で深められる環境 ・年収目安500万以上 ・完全週休2日制（土日祝） ・駅から勤務先まで徒歩圏内 【 お任せする業務 】 CMOSイメージセンサーに

仕事内容CMOSイメージセンサーにおけるLogicBEおよび クロックブロックのデジタル回路設計を担当していただきます。 RTL設計後の電力解析、構文チェックや非同期検証などの チェックツール実行、論理合成、物理インプリ制約作成、 タイミング解析までを一連のフローとして行い、 設計データをインプリ部門へ受け渡す際の技術窓口も務めます。 ー 具体的業務内容 ー ・LogicBE、クロックブロックのRTL設計・論理仕様策定 ・design compilerを用いた論理合成 ・SDC（物理インプリ制約）を作成し、タイミング制約を定義 ・primetimeによるタイミング解析 ・formalityを用いた

仕事内容タイトル: CISデジタル回路設計エンジニア 勤務先名: 日総工産株式会社 職種: CISデジタル回路設計エンジニア 仕事内容: 【CISデジタル回路設計エンジニア】 LogicBE・クロックブロックの設計を核として、電力解析からSDC作成・タイミング解析・インプリ部門との窓口業務までを一貫して担う 【 必要な経験・スキル 】 ・物理インプリ実装ツール（Design Compiler、Formality、PrimeTime）に関する知見をお持ちの方 ・クロック・リセット制御回路およびDFT設計に関する知見をお持ちの方 ・半導体のデジタル回路設計スキルをお持ちの方 ・Verilog-H