システムエンジニア/Verilog HDL/Verilog/SystemWalker システム構築・ITインフラ関連会社 土日休
株式会社スタッフサービス エンジニアガイド
笛吹市 / 石和温泉駅 車15分
時給2,560円
派遣社員

- 大手企業
- 完全週休2日制
- 雇用保険完備
- 交通費支給
- 経験者優遇
- 厚生年金加入
- 高収入
- スキルアップ
- 語学を活かせる
- 職場内禁煙
- 研修あり
- 急募
- 社会保険完備
- 残業月20時間以内
- 駅チカ
- 長期
- 土日休み
- ブランクOK
- 上場企業
勤務時間【時間】09:00 ~ 18:00(休憩60分)
【残業】20時間程度
仕事内容高時給!大手メーカーでのハードウェアの設計業務/741746 仕事内容: ■FPGA/LSIの論理回路設計/検証業務■ ・Verilog/VHDLによる設計 ・System Verilogを用いた検証 ・高位設計言語(SystemC)による回路設計、検証 【担当製品】システムサーバ 給与: 時給 2,560円~ 交通費別途支給 【月収例】40万9600円=時給2560円×160時間(残業代別途) 職種: 【その他】IT系(開発) 使用するツール: Verilog HDL、Verilog、SystemWalker 契約期間: 長期 派遣先: システム構築・ITインフラ関連会社 \こ