TIMING株式会社 の求人・仕事・採用

仕事内容ヤマト・スタッフ・サプライ株式会社／授業の前や隙間時間で働きたい方にお勧め！ヤマトの早朝作業/You can work before class！ 【職種】倉庫内・軽作業／発送・仕分け・梱包／派遣社員 【時間:Working hours】 ⓵5:00 AM - 8:00 AM (3h) ⓶ 3:00～8:00（5h）※5hは幕張営業所のみ ※繁忙期は30分～1時間程度の残業をお願いすることがございます。During busy periods, you may be asked to work an hour or so of overtime. ※Depending on the tim

仕事内容P&Rツールを使用したP&R設計 ・レイアウト設計(P&R) ・フロアプラン、配置配線、CTS, timing optimize (MCMM), timing repair, Block-level DRC/LVS verification & Error repair

仕事内容【職種】プロジェクト管理＞プロジェクトマネージャー（制御・組み込み系） 【業種】メーカー＞自動車・自動車部品 ※会員属性などに応じ、当該求人をビズリーチ上で閲覧された際に内容が異なる場合があります ＜募集背景＞ Valeoは世界有数の自動車技術サプライヤーとして、自動運転・ADAS・電動化領域における先進技術の開発を推進しています。 本ポジションでは、自動車の頭脳ともいえる「ドメインコントローラー」の開発プロジェクトをリードいただきます。 グローバルOEMとの共同開発を通じて、開発から量産までの全プロセスを統括し、次世代モビリティの実現に貢献いただく重要なポジションです。 ＜ミッション＞

仕事内容Global Unichip Japan株式会社 【ASIC/SoC Digital設計‐DFT設計リーダー・マネージャー候補】 ※応募に当たっては、マイナビ転職の会員登録が必須となっております。 詳細な応募方法は下記【応募方法】をご確認くださいませ。 【仕事内容】 【世界最先端技術を活かし、専門性を高められる環境】DFT設計における最適化した出荷前TESTプランの提案なおリーダー業務をお任せします。顧客製品仕様に合わせ最適化した出荷前TESTプランの提案 顧客CHIPの回路仕様(回路構成)に合わせ最適化したDFT回路の仕様設計/実装/検証 DFT工程の顧客窓口対応(顧客との折衝、進捗報告等)

仕事内容Ｇｌｏｂａｌ Ｕｎｉｃｈｉｐ Ｊａｐａｎ株式会社 ★TSMCグループ【横浜】半導体デジタル設計（DFT設計）★最先端ASIC＆SoC設計に携わる 【仕事内容】 ★TSMCグループ【横浜】半導体デジタル設計（DFT設計）★最先端ASIC＆SoC設計に携わる 【具体的な仕事内容】 ～半導体受託生産会社最大手のTSMCグループ唯一の『半導体製品・設計開発メーカー』／スキルアップサポート制度／世界の大手企業の製品（AI、カメラ、車載、スマホ、VR等）の開発に携わることが可能／転勤無／完全週休二日制（土日祝）～ ■業務内容： -顧客製品仕様に合わせ最適化した出荷前TESTプランの提案 -顧客CH

仕事内容【職種】マーケティング＞販促 【業種】IT・インターネット＞インターネットサービス ※会員属性などに応じ、当該求人をビズリーチ上で閲覧された際に内容が異なる場合があります Develop strategy for marketing campaigns including; Understanding customers, closely working with Marketing Research team Identifying target audience and drivers/hooks of content to promote Developing High lev

仕事内容半導体製品（デジタル）の設計・開発および評価業務を担当します。 フロントエンド、ミドルレンジ、バックエンド設計、RTL設計・論理設計、検証・DFT・タイミング解析（STA）、 P&R（Place & Route）、FPGAでの実機評価まで一貫して携わります。 ■RTL設計・論理設計 論理回路設計やRTLコーディングを担当し、高性能デジタル半導体の実現に貢献。 ■検証・DFT・タイミング解析 Design For Test、STA（Static Timing Analysis）やタイミング検証を行い、製品の品質と性能を担保します。 ■インプリ・FPGA評価 P&R（Place&Route）、FP

仕事内容【応募資格】 [必須] ※下記いずれも必須 ・ディジタル回路論理設計、レイアウト設計、設計フロー構築、自動配置配線ツールの使用経験 ・先端プロセスの使用経験（28nm以降） ・スクリプト言語の使用経験（Python、TCL、 shell） ・PPA（Power Performance Area）分析と改善手法の知識、経験 ・Design closure全般の知識、経験（Physical verification、Timing closure（STA， SI、ECO Card作成）、IRDrop ／ EM analysis） ・業界標準ツールに関しての知識（Cadence／Innovus、Syn

仕事内容【応募資格】 [必須] ■デジタルレイアウトエンジニア職務経験 ※以下の経験のうち、いずれかの経験 ピン割当（外部ピン, ballピン）, bump設計, RDL配線, 電源mesh構造検討及び配線, chip/blockフロアプラン作成, 配置配線, Clock Tree Synthesis, SDCブラッシュアップ, RC抽出, STA/Timing Closure, IR/EM分析とClosure, 消費電力管理と分析, DRC/LVS/ERC分析とClosure, TapeOutサインオフ ※以下のツールのうち、いずれかの使用経験 CadenceやSynopsysツール（Innovus

仕事内容【応募資格】 [必須] 【必須スキル・経験】 Minimum Qualifications ？MS or PhD in Electrical Engineering， Computer Engineering， or a related field. ？5+ years of experience in DFT development， preferably including advanced node designs or large-scale test chips. ？Strong expertise in scan-based DFT， ATPG， compression，

仕事内容【応募資格】 [必須] ■デジタルレイアウトエンジニア職務経験 ※以下の経験のうち、いずれかの経験 ピン割当（外部ピン, ballピン）, bump設計, RDL配線, 電源mesh構造検討及び配線, chip/blockフロアプラン作成, 配置配線, Clock Tree Synthesis, SDCブラッシュアップ, RC抽出, STA/Timing Closure, IR/EM分析とClosure, 消費電力管理と分析, DRC/LVS/ERC分析とClosure, TapeOutサインオフ ※以下のツールのうち、いずれかの使用経験 CadenceやSynopsysツール（Innovus

仕事内容【応募資格】 [必須] ※下記いずれも必須 ・ファウンドリでスタンダードセル・メモリ・IO・PLL IP導入・評価経験、リキャラクタライズ経験 ・Design closure全般の知識、経験（Physical verification、DFT、Timing closure、IRDrop／ EM analysis） ・IP開発の専門性 ・TOEIC 600 以上、もしくは同等程度の英語力 【職種名】 Foundation IP（スタンダードセル）開発・管理 【仕事内容】 Chipレイアウトの基本となるSTDセルの開発、管理担当を担っていただきます。 【具体的には】 設計フローの構築、設計サポー

仕事内容【応募資格】 [必須] ■デジタルレイアウトエンジニア職務経験 ※以下の経験のうち、いずれかの経験 ピン割当（外部ピン, ballピン）, bump設計, RDL配線, 電源mesh構造検討及び配線, chip/blockフロアプラン作成, 配置配線, Clock Tree Synthesis, SDCブラッシュアップ, RC抽出, STA/Timing Closure, IR/EM分析とClosure, 消費電力管理と分析, DRC/LVS/ERC分析とClosure, TapeOutサインオフ ※以下のツールのうち、いずれかの使用経験 CadenceやSynopsysツール（Innovus

仕事内容▼仕事内容 多数のメーカーから設計開発を請け負う企業で、デジタル回路づくりのサポートや動作チェックに関わる業務をご担当頂きます。 ▼業務内容 ・LSIデジタル回路の動作タイミングに関わる設計サポート ・設計条件（SDC）の作成と内容チェック ・タイミング解析（STA）や調整作業（Timing ECO）の補助

仕事内容【応募資格】 [必須] 【必須条件】 Required Skills & Experience : - Bachelor’s degree or higher in Electrical Engineering， Electronics Engineering， or a related field. - 5+ years of hands-on experience in digital backend IC design， with a strong focus on physical design and sign-off. - Proven expertise in the f

仕事内容レイアウト設計エンジニア ◆職務概要： ・レイアウト設計(P&R) フロアプラン、配置配線、CTS, timing optimize (MCMM), timing repair, Block-level DRC/LVS verification & Error repair ※使用ツール： IC-Compiler II, Fusion Compiler, Fomality, StarRC, Calibre, PrimeTime-SI, RedHawk 【仕事内容変更の範囲】 変更の範囲：会社の定める業務 紹介企業：株式会社KOTONAS ◆エンジニアとしてのご活躍例： ・過去ものづ

仕事内容半導体製品（デジタル）の設計・開発および評価業務を担当します。 フロントエンド、ミドルレンジ、バックエンド設計、RTL設計・論理設計、検証・DFT・タイミング解析（STA）、 P&R（Place & Route）、FPGAでの実機評価まで一貫して携わります。 ■RTL設計・論理設計 論理回路設計やRTLコーディングを担当し、高性能デジタル半導体の実現に貢献。 ■検証・DFT・タイミング解析 Design For Test、STA（Static Timing Analysis）やタイミング検証を行い、製品の品質と性能を担保します。 ■インプリ・FPGA評価 P&R（Place&Route）

仕事内容【応募資格】 [必須] ※下記いずれも必須 ■DFT設計（仕様設計／回路実装／検証）のご経験（6年以上）、またはDFT設計の経験（4年以上）と、その他何らかのDigital機能回路設計（仕様設計／回路実装／検証）の経験（合計8年以上） ■VerilogまたはVHDLフォーマットのGateレベルNETLISTを用いた設計／検証の経験（5年以上） ■VerilogまたはVHDLフォーマットのRTLが読め、RTLレベルの回路構成がイメージ出来る方 ■Unix／Linux設計環境上にてTclスクリプトとEDA Toolを用いた設計業務の経験（5年以上） 【職種名】 Digital設計担当＜DFT設計＞

仕事内容▼仕事内容 医療用の内視鏡に組み込まれるFPGAの開発に関わる業務です。 画像処理や信号制御に使われる回路を作るため、設計データの整理や動作確認などの基本作業から始められます。 医療機器づくりに携わりながら、FPGAやVHDLの知識を身につけられる環境です。 ▼業務内容 ●RTLを基板に組み込み、動作を確認する業務 FPGAに書き込む設計データ（RTL）を実際の基板に組み込み、正しく動作するかを検証します。 PC上のシミュレーションではなく、実基板を使って動作や信号の流れを確認する工程です。 （RTL：回路の動作を記述したデジタル設計データ） ●不具合が起きたRTLの修正作業（VHDL） 動

仕事内容【応募資格】 [必須] 【必須】 ・P＆Rツールを使用したP＆R設計経験 (ASIC、 SoC、 Mixed-Signalなど) 【尚可】 ・設計経験のプロセス：22nm世代、12nm世代、6nm世代 ・ロジックRTL、論理合成、DFT、STAの設計経験 ・リーダー経験 ・英語でコミュニケーションが取れる方 ★☆★☆おすすめポイント★☆★☆ ・200以上の研修プログラムかつITスクールあり！ ・社員定着率98.4％ ・中途社員入社比率88.8％ ・寮、社宅制度あり ・配属地はご自宅から通える範囲で検討します。 [歓迎] ※活かせる経験については上記「応募資格」欄に併記しております 【フィ