TIMING株式会社の求人・仕事・採用

仕事内容【職種】デジタルマーケティング＞CRM 【業種】IT・インターネット＞デジタルマーケティング ※会員属性などに応じ、当該求人をビズリーチ上で閲覧された際に内容が異なる場合があります We are looking for a highly－motivated, innovative and results－oriented Sr. Brand Manager to join the team, and grow our business. You will be responsible for developing strategy and executing multiple consum

仕事内容【応募資格】 [必須] ※下記いずれも必須 ・ファウンドリでスタンダードセル・メモリ・IO・PLL IP導入・評価経験、リキャラクタライズ経験 ・Design closure全般の知識、経験（Physical verification、DFT、Timing closure、IRDrop／ EM analysis） ・IP開発の専門性 ・TOEIC 600 以上、もしくは同等程度の英語力 【職種名】 Foundation IP（スタンダードセル）開発・管理 【仕事内容】 Chipレイアウトの基本となるSTDセルの開発、管理担当を担っていただきます。 【具体的には】 設計フローの構築、設計サポー

仕事内容株式会社シンコム 【神奈川/東京】半導体デジタル設計開発＜シニアクラス／50代活躍中＞◆ミドル・バックエンドの開発 【仕事内容】 【神奈川/東京】半導体デジタル設計開発＜シニアクラス／50代活躍中＞◆ミドル・バックエンドの開発 【具体的な仕事内容】 【LSIデジタル設計開発／フレックス／平均残業17ｈ／半導体やエッジAIの受託開発を展開／大手出身エンジニア在籍多数／チーム常駐／大手企業案件／年休125日】 ■当社について ・株式会社シンコムは、2004年創業以来、半導体設計・テストプログラム・エッジAIの3領域を柱に事業を展開。ソニー、富士通、村田製作所など大手メーカーとの取引実績が豊

仕事内容【応募資格】 [必須] ※下記いずれも必須 ・DFT設計（仕様設計／回路実装／検証）の経験（10年以上）、またはDFT設計の経験（6年以上）と、その他何らかのDigital機能回路設計（仕様設計／回路実装／検証）の経験（あわせて合計10年以上） ・DFT設計に限らず、何からのDigital機能回路設計のリーダーとして2人以上のチームメンバーを率いた経験 ・VerilogまたはVHDLフォーマットのGateレベルNETLISTを用いた設計／検証の経験（8年以上） ・VerilogまたはVHDLフォーマットのRTLが読め、RTLレベルの回路構成がイメージ出来る方 ・Unix／Linux設計環境上に

仕事内容【応募資格】 [必須] - Bachelor’s degree in Finance or a related field; MBA is a plus. - At least 5 years of experience in Finance or Business Analysis, ideally with commercial or FP&A exposure. - Strong Microsoft Excel skills and advanced Power BI skills for data modeling and dashboard creation. - Proven ex

仕事内容▼仕事内容 医療用の内視鏡に組み込まれるFPGAの開発に関わる業務です。 画像処理や信号制御に使われる回路を作るため、設計データの整理や動作確認などの基本作業から始められます。 医療機器づくりに携わりながら、FPGAやVHDLの知識を身につけられる環境です。 ▼業務内容 ●RTLを基板に組み込み、動作を確認する業務 FPGAに書き込む設計データ（RTL）を実際の基板に組み込み、正しく動作するかを検証します。 PC上のシミュレーションではなく、実基板を使って動作や信号の流れを確認する工程です。 （RTL：回路の動作を記述したデジタル設計データ） ●不具合が起きたRTLの修正作業（VHDL） 動

仕事内容- 顧客製品仕様に合わせ最適化した出荷前TESTプランの提案 - 顧客CHIPの回路仕様(回路構成)に合わせ最適化したDFT回路の仕様設計/実装及び検証 - DFT工程の顧客窓口対応(顧客との折衝、進捗報告等) - DFTツールを活用したTEST回路の実装 (MUXSCAN, MemoryBIST, BoundaryScan, LogicBIST, IP-DFT 等) - DFTツールでは対応できない特別なTEST回路のRTL設計/検証/論理合成 - 設計実装したDFT回路のTiming制約作成/STAツールでの妥当性チェック/Timing検証結果解析 - 出荷テスト対応部門と協力して出荷テス

仕事内容【応募資格】 [必須] ■半導体設計におけるバックエンドのご経験 【職種名】 ASIC／SoC設計エンジニア＜ Back-End＞ 【仕事内容】 ■同社にて以下の業務をご担当いただきます。 【具体的には】 - Layout設計（Floorplan～配置～CTS～配線～Timing収束～PV収束） - Pin-Assignment（外部端子、Ball-Pin等）、BUMP設計、RDL - STA結果解析 ＆ Timing収束 - 電源配線構造検討＆電源Mesh配線 - Physical Verification（DRC、LVS 等） - IR-drop解析＆収束 【事業内容・会社の特長】 【概

仕事内容株式会社シンコム 【神奈川/東京】半導体デジタル設計開発＜ミドルクラス＞◆ミドル・バックエンドの開発／フレックス可 【仕事内容】 【神奈川/東京】半導体デジタル設計開発＜ミドルクラス＞◆ミドル・バックエンドの開発／フレックス可 【具体的な仕事内容】 【LSIデジタル設計開発／大手出身エンジニア在籍多数／大手企業案件／年休125日／残業17H】 ■当社について ・株式会社シンコムは、2004年創業以来、半導体設計・テストプログラム・エッジAIの3領域を柱に事業を展開。ソニー、富士通、村田製作所など大手メーカーとの取引実績が豊富で、技術力と信頼性に定評があります。 ・特にエッジAI分野では

仕事内容【応募資格】 [必須] ■必須条件： ・LSIまたはFPGAの物理設計の経験 ・EDAを使用した論理合成、タイミング検証の経験 ・Microsoft Officeを使用したドキュメント作成スキル ・Linuxのコマンド操作スキル 【職種名】 【神奈川・東京】LSIミドル・バックエンド物理設計エンジニア★福利厚生充実 【仕事内容】 【業務内容】 LSIのミドル・バックエンド設計における物理設計業務を担当していただきます。 【具体的には】 ■EDAツールを活用し、LSIの物理設計工程全般を担当 ■論理合成（Synthesis） ■DFT（Design for Testabil

仕事内容株式会社BREXA Technology 【厚木市】CMOSセンサー向けレイアウト設計エンジニア（P&R）◇上流工程で技術を磨ける 【仕事内容】 【厚木市】CMOSセンサー向けレイアウト設計エンジニア（P&R）◇上流工程で技術を磨ける 【具体的な仕事内容】 【技術者としての長期的なキャリア形成を考えている方へ／大手メーカーの現場で技術を磨ける環境／上流工程案件多数／家族手当や福利厚生が充実しているため腰を据えて働けます】 ◆職務概要： ・レイアウト設計(P&R) フロアプラン、配置配線、CTS, timing optimize (MCMM), timing repair, Block

仕事内容Ｇｌｏｂａｌ Ｕｎｉｃｈｉｐ Ｊａｐａｎ株式会社 ★最先端ASIC＆SoC設計開発【横浜】Digital設計（DFT設計リーダー候補）★転勤無 【仕事内容】 ★最先端ASIC＆SoC設計開発【横浜】Digital設計（DFT設計リーダー候補）★転勤無 【具体的な仕事内容】 ～半導体受託生産会社最大手のTSMCグループ唯一の『半導体製品・設計開発メーカー』／スキルアップサポート制度／世界の大手企業の製品（AI、カメラ、車載、スマホ、VR等）の開発に携わることが可能／転勤無／完全週休二日制（土日祝）～ ■企業魅力： ◆TSMCグループ唯一の半導体メーカーである強み ◆チップ設計全般を担う遣

仕事内容【応募資格】 [必須] ＜中途採用の必須条件＞ASIC／SoC設計エンジニアの業務経験がある方。 ＜第二新卒歓迎＞ 【募集年齢（年齢制限理由）】 下限なし ～ 50歳（ 特定年齢層の特定職種の労働者が相当程度少ないため ） 【職種名】 ◆ASIC SoC設計エンジニア◆台湾本社の世界的なASIC/SoC業界リーダー◆労働無 【仕事内容】 製品メーカーが世に出す製品のエンジンとなる半導体部品(ASIC / SoC)の設計開発から量産を担っていただきます。 ご経験に合わせてどの工程をご担当いただくか決定いたします。 ■Front-Endエンジニア ・RTL～論理合成＆形式検証 ・お客様から受け入れ

仕事内容【職種】半導体＞半導体設計 【業種】メーカー＞半導体 ※会員属性などに応じ、当該求人をビズリーチ上で閲覧された際に内容が異なる場合があります ＜業務内容＞ 担当工程：Physical Design ■基本業務 (Basic Tasks) - Block implementation (Auto P&R) - Timing/Congestion/Cross-talk Noise Sign-off - Parasitic RC Extraction - Power Integrity (Static & Dynamic EMIR Analysis) - Signal Integrity (Si

仕事内容今回お任せするお仕事は、大規模SoC内の各BlockおよびChip単体のSDC作成、STA（静的タイミング解析）業務です。 【主な業務内容】 ・大規模SoC（System on Chip）内の各ブロックに対するSDC（Synopsys Design Constraints）の作成 ・SoC全体およびチップ単体のタイミング制約（SDC）の設計および作成 ・PrimeTimeやTempusなどのSTA（Static Timing Analysis）ツールを用いたタイミング検証 ・仕様書を基にしたSDCの作成 ・TCLスクリプトを使用した作業効率化のためのスクリプト作成 ・PerlやC言語を用いた

仕事内容【職種】半導体＞半導体設計 【業種】メーカー＞半導体 ※会員属性などに応じ、当該求人をビズリーチ上で閲覧された際に内容が異なる場合があります ＜業務内容＞ 担当工程：Physical Implementation ■基本業務 (Basic Tasks) - Logical/Physical Synthesis - Equivalent check (LEC) - Static timing Analysis (STA) - Power consumption estimation - PD/Backend interface. -ブロックレベル signoff可能なレベル （ Low Po

仕事内容セントラルエンジニアリング株式会社 【横浜／川崎】大規模SoC開発に携わるSTA技術者◆大手電機メーカーG勤務◆スキルアップできる環境◎ 【仕事内容】 【横浜／川崎】大規模SoC開発に携わるSTA技術者◆大手電機メーカーG勤務◆スキルアップできる環境◎ 【具体的な仕事内容】 【創業60年の安定基盤／自社のエンジニア育成機関「A-LABO」を通じた手厚い教育体制／女性社員の育休取得率100％／平均有休取得日数12日】 ■業務内容： 今回お任せするお仕事は、大規模SoC内の各BlockおよびChip単体のSDC作成、STA（静的タイミング解析）業務です。 ■業務詳細： ・大規模SoC（S

仕事内容■ 業務内容（概要） 2nmプロセスに対応した デジタルIC設計フローの構築・検証・最適化を担当。 Cadence・Synopsys などのEDAベンダと連携しながらフローを作り込み、PPA評価・改善、顧客への導入支援まで一貫して関わるポジションです。 ■ 業務内容（具体） 2nm対応のデジタルIC設計フロー（論理合成／配置配線／STA 等）の構築・検証 Cadence／Synopsysツール（Digital Full Flow）の設定・動作評価 テストチップ／リファレンスデザインを用いた PPA評価（Power, Performance, Area） PPA改善に向けたパラメータチューニング

仕事内容【応募資格】 [必須] ■必須条件： ・LSIまたはFPGAの物理設計の経験 ・EDAを使用した論理合成、タイミング検証の経験 ・Microsoft Officeを使用したドキュメント作成スキル ・Linuxのコマンド操作スキル ■歓迎条件： ・低消費電力設計の経験 ・階層設計の経験 ・EDAツールを利用した物理設計、検証経験 ・最先端プロセスでのIC設計経験 ・ASIC設計の経験 【職種名】 【神奈川・東京】◆シニアクラス◆LSIミドル・バックエンド物理設計エンジニア★50代活躍中 【仕事内容】 【業務内容】 LSIのミドル・バックエンド設計において、論理合成から物

仕事内容会社紹介（FPT Semiconductor）  FPT Semiconductor は、ベトナムで急成長する半導体産業を牽引する企業として、グローバル市場向けに 電源管理IC（Power Management IC） および IoT IC の設計を行っています。FPT Corporation の一員として、長期的なパートナーシップの構築、イノベーションの推進、そして世界の技術エコシステムへの貢献を目指しています。品質と精度に徹底的にこだわり、最先端技術と専門チームにより、国内外のお客様の多様なニーズに応えています。 「信頼性×革新」で、グローバル市場に挑戦するエンジニアを募集しています。 将