電気設計/Verilog HDL ソフトウェア会社 土日休
株式会社スタッフサービス エンジニアガイド
神奈川県 鎌倉市 / 大船駅 徒歩5分
時給2,350円 / 交通費支給
派遣社員
長期 / 残業月20時間以内

- 研修あり
- 社会保険完備
- 駅チカ
- スキルアップ
- 高収入
- 土日休み
- 上場企業
- 大手企業
- 職場内禁煙
- 雇用保険完備
- 厚生年金加入
- ブランクOK
- 急募
- 語学を活かせる
勤務時間【時間】08:30 ~ 17:15(休憩60分)
【残業】10時間程度
仕事内容ASICのロジック設計/検証/787674 仕事内容: ■ASICのロジック設計/検証 ・Verilog-HDL言語またはVHDL言語 ・ロジック回路のRTL設計/検証 ・検証項目の立案、テストシナリオの作成 ・SVA を用いた検証 ・HDLシミュレータツール (VCS@linux など) ・リント・非同期解析ツール (Spyglass@linux など) 【担当製品】半導体 給与: 時給 2,350円~ 交通費別途支給 【月収例】36万4250円=時給2350円×155時間(残業代別途) 職種: 【その他】電気・電子系 使用するツール: Verilog HDL 契約期間: 長期